PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-223565

(43)Date of publication of application: 09.08.2002

(51)Int.CI.

HO2M 3/28 HO2M 3/335

(21)Application number: 2001-016019

(71)Applicant: NISSIN ELECTRIC CO LTD

(22)Date of filing:

24.01.2001

(72)Inventor: KURIO NOBUHIRO


NAKAGAKI HITOSHI

(54) DC-TO-DC CONVERTER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a DC-to-DC converter which enables reduction in switching losses and use of low breakdown voltage MOSFETs of low on-resistance.

SOLUTION: In a DC-to-DC converter, having rectifying circuit portions 21, 22 fitted through transformers Tr1-Tr2 on the output sides of conversion circuit portions 11, 12 for converting the source voltage of a DC power source E into Acs, two groups of conversion circuit portions 11, 12 composed by connecting two pairs of switching elements Q1-Q4, Q5-Q8 by full bridge formation are provided for the DC power source E, and series capacitors C1, C2 are inserted and connected between those converting portions 11, 12 and the transformers Tr1, Tr2. Along with shifting the switching phases of switching elements Q4, Q8 on one side by 1/3n period, with respect to switching elements Q1, Q5 on the other side, from among switching elements which form pairs in each connecting circuit 11, 12, the



switching phases of the switching elements Q1, Q5 which correspond between individual converting circuits 11, 12 are shifted by 1/2n period.

LEGAL STATUS

[Date of request for examination]

06.09.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]


3463807

[Date of registration]

22.08.2003

[Number of appeal against examiner's decision of rejection]

BEST AVAILABLE COPY



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公閱番号 特開2002-223565 (P2002-223565A)

(43)公開日 平成14年8月9日(2002.8.9)


(51) Int.Cl. ⁷	識別記号	FΙ	デーマコート*(参考)			
H 0 2 M 3/28		H 0 2 M 3/28	H 5H730			
,			T W			
3/33	5	3/335	E			
		審查請求有	請求項の数4 OL (全 8 頁)			
(21) 出願番号	特職2001-16019(P2001-16019)	(71) 出願人 00000	3942			
(22)出願日	平成13年1月24日(2001.1.24)	京都府 (72)発明者 栗尾	守京都市右京区梅津高畝町47番地 信広			
· · · · · · · · · · · · · · · · · · ·		新電視	可京都市右京区梅津高畝町47番地 日 B株式会社内			
		京都府	仁志 守京都市右京区梅津高畝町47番地 日 養株式会社内			
		(74) 代理人 10006 弁理	4584 比 江原 省吾 (外 3 名)			
		1	H730 AA14 AA16 AS01 BB26 BB27 BB57 BB82 DD04 DD16 EE04 EE08 EE10 EE75 FG05			
			LEGO LEGO LEGO 1000			

(54) 【発明の名称】 DC-DCコンパータ

(57) 【要約】

【課題】 スイッチング損失の低減化を図り、オン抵抗が低い低耐圧のMOS-FETの使用を可能とするDC-DCコンバータを提供することにある。

【解決手段】 直流電源Eの電源電圧を交流に変換する変換回路部11,12の出力側にトランス Tr_1 , Tr_2 を介して整流回路部21,22を散けたDC-DCコンパータにおいて、二対のスイッチング素子 Q_1 、 Q_3 ~ Q_8 をフルブリッジ構成で接続した変換回路部11,12を直流電源Eに対して二群設け、それら各変換回路部11,12を前入接続し、各変換回路部11,12で対をなすスイッチング素子 Q_1 , Q_5 0スイッチングを引して他方のスイッチング素子 Q_4 , Q_8 0スイッチング位相を1/2n周期ずらす。そ変換回路部11,12間で対応するスイッチング素子 Q_1 , Q_5 0スイッチング位相を1/2n周期ずらす。



【特許請求の範囲】

【請求項1】 直流電源の電源電圧を交流に変換する変 換回路部の出力側にトランスを介して整流回路部を設け たDC-DCコンバータにおいて、

二対のスイッチング素子をフルブリッジ構成で接続した変換回路部を前記直流電源に対して n 群散け、それら各変換回路部とトランスとの間に直列コンデンサを挿入接続し、各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を1/3 n 周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を1/2 n 周期ずらすことを特徴とするDC-DCコンパータ。

【請求項2】 前記スイッチング素子をMOSーFET とし、n群の変換回路部を直流電源に対して直列に接続 したことを特徴とする請求項1に記載のDC-DCコン パータ。

【請求項3】 前配各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子をコンデンサに置き換えることにより各変換回路部をハーフブリッジ構成としたことを特徴とする請求項1又は2に記載のDC -DCコンパータ。

【請求項4】 前記n群の変換回路部を直流電源に対して並列に接続したことを特徴とする請求項1又は3に記載のDC-DCコンバータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はDC-DCコンパータに関し、詳しくは、直流電源回路に使用され、直流電源の電源電圧を、異なった直流電圧に変換するDC-DCコンパータに関する。

[0002]

【従来の技術】例えば、直流電源回路に使用されるDCーDCコンパータの一例を図7に示し、そのDCーDCコンパータの各スイッチング素子 Q_1 ~ Q_4 をオンオフさせるゲート信号Gのタイミングチャートを図8に示す。【0003】図7に示すDCーDCコンパータは、二対のスイッチング素子 Q_1 , Q_4 と Q_2 , Q_3 (MOSーFET)をフルブリッジ構成で直流電源Eに接続した変換回路部1と、その変換回路部1の出力側に接続されたトランスTrと、そのトランスTrの二次側出力に接続され、二対のダイオード D_1 , D_4 と D_2 , D_3 からなる整流回路2と、その整流回路2の出力側に接続されたLC平滑回路3とで構成されている。

【0004】このDC-DCコンパータでは、図8のタイミングチャートで示すように変換回路部1のスイッチング素子Q₁, Q₄とQ₂, Q₃を交互にオンオフさせて交流波形出力を得る。この変換回路部1の交流波形出力をトランスTrにより変成し、そのトランスTrの二次側出力を整流回路2により整流すると共にLC平滑回路3

により平滑することにより、所望の直流電圧を生成する。

[0005]

【発明が解決しようとする課題】ところで、前述したDCーDCコンパータのトランス入力側から負荷側を見ると、一般的に誘導性負荷(遅れ負荷)に見え、その場合、スイッチング素子 $Q_1 \sim Q_4$ の電圧、つまり、ドレインーソース間電圧 V_{ds} 及びドレイン電流 I_d は図9に示すような波形となる。図10(a)は図9に示すスイッチング素子 $Q_1 \sim Q_4$ のドレインーソース間電圧 V_{ds} 及びドレイン電流 I_d の各波形を模式的に表したものであり、同図(b)はターンオン時のスイッチング損失 P_1 とターンオフ時のスイッチング損失 P_3 、および導通損失 P_0 を示す。

【0006】スイッチング素子 Q_1 ~ Q_4 (MOS-FE T)における損失には、図10(b)に示すようにスイッチング損失 P_1 、 P_3 と導通損失 P_2 とがあり、そのスイッチング損失には、スイッチング素子 Q_1 ~ Q_4 のターンオン時に生じるターンオンスイッチング損失 P_1 と、スイッチング素子 Q_1 ~ Q_4 のターンオフ時に生じるターンオフスイッチング損失 P_3 とがある。スイッチング損失は、スイッチング素子 Q_1 ~ Q_4 がオンからオフ及びオフからオンに変化する短時間の過渡状態において、ドレイン電流 I_a が流れながらドレインーソース間電圧 V_{da} が印加されることで発生する。一方、導通損失 P_2 は、スイッチング素子 Q_1 ~ Q_4 のオン時に生じ、オン抵抗とドレイン電流による抵抗損である。

【0007】なお、スイッチング損失については、誘導性負荷(遅れ負荷)の場合、ターンオフスイッチング損失 P₁よりも大きいのが一般的であり、ターンオンスイッチング損失 P₁は、回路定数の設定によっては発生しない場合もある。【0008】このDC-DCコンパータを小型化しようとする場合、スイッチング周波数を高周波化すれば、トランスTrの小型化が図れることから、スイッチング周波数の高周波化は有効な手段である。しかしながら、スイッチング周波数が高くなると、そのスイッチング周波数に比例するスイッチング損失も増加することになり、スイッチング損失を低減するためには、スイッチング周波数の高周波化は好適な手段とはならない。

【0009】一方、スイッチング案子Q₁~Q₄にMOSーFETを使用した場合、そのMOSーFETは、パイポーラトランジスタやIGBTに比べてターンオンやターンオフが速く高速スイッチングが可能であるが、高耐圧のものであってもオン電圧があまり増加しないバイポーラトランジスタやIGBTと比較して、MOSーFETのオン抵抗は案子耐圧の2.5乗に比例して増大するという特性を持っている。このMOSーFETの導通損失は、オン抵抗とドレイン電流によって決まる抵抗損であることから、そのオン抵抗が案子耐圧の2.5乗に比

例して増大するという特性により高耐圧のMOS-FE Tを使用することは、導通損失の指数関数的な増加を招 来し、DC-DCコンパータの効率を低下させる原因と なっている。

【0010】そこで、本発明は前記問題点に鑑みて提案されたもので、その目的とするところは、スイッチング 損失の低減化を図り、スイッチング素子にMOS-FE Tを使用した場合、オン抵抗が低い低耐圧のMOS-F ETの使用を可能とするDC-DCコンパータを提供することにある。

[0011]

【課題を解決するための手段】前記目的を達成するための技術的手段として、請求項1の発明は、直流電源の電源電圧を交流に変換する変換回路部の出力側にトランスを介して整流回路部を設けたDC-DCコンパータにおいて、二対のスイッチング素子をフルブリッジ構成で接続した変換回路部を前記直流電源に対してn群設け、それら各変換回路部とトランスとの間に直列コンデンサを挿入接続し、各変換回路部で対をなすスイッチング索子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング者と対応するスイッチング索子のスイッチング位相を1/3n周期ずらすととを特徴とする。

【0012】請求項1の発明では、n群の変換回路部に おいて、各変換回路部で対をなすスイッチング素子のう ち、一方のスイッチング案子に対して他方のスイッチン グ素子のスイッチング位相を1/3 n周期ずらすと共 に、前記各変換回路部間で対応するスイッチング案子の スイッチング位相を1/2 n周期ずらすことにより、転 流によりスイッチング素子にスイッチング電流が流れな がらスイッチング電圧が印加される状態がなくなるので スイッチング損失が発生することはない。また、変換回 路部とトランスとの間に直列コンデンサを挿入接続した ことにより、変換回路部の出力電圧の平坦部にドループ (傾き)をつけ、立ち上がり部分の高い電圧波形とする ことで、転流タイミング時の前後で電圧差を大きくして 転流動作を確実に行う。なお、この請求項1の発明は、 スイッチング案子として、MOS-FET以外に、パイ ポーラトランジスタやIGBTにも適用可能である。

【0013】請求項2の発明は、前記スイッチング案子をMOS-FETとし、n群の変換回路部を直流電源に対して直列に接続したことを特徴とする。この発明では、変換回路部の各MOS-FETにかかる電圧を直流電源の電源電圧の1/nに低減することができ、これによって、スイッチング案子に使用するMOS-FETの耐圧も1/nに低減することができ、この耐圧の2.5 乗に比例して増大するオン抵抗による導通損失を抑制することができる。

【0014】請求項3の発明は、前配各変換回路部で対

をなすスイッチング案子のうち、一方のスイッチング案子をコンデンサに置き換えることにより各変換回路部をハーフブリッジ構成としたことを特徴とする。この請求項3の発明では、各変換回路部間で対応するスイッチング素子のスイッチング位相を1/2n周期ずらすことにより、各変換回路部で対をなすスイッチング素子のうちのいずれか一方のスイッチング素子を転流のトリガとしていることから、各変換回路部で対をなすスイッチング素子のうちのいずれか一方のスイッチング素子のみでハーフブリッジ構成が可能となる。

【0015】なお、請求項4に記載したように、前記n 群の変換回路部を直流電源に対して並列に接続した構成 とすることも可能である。

[0016]

【発明の実施の形態】本発明に係るDC-DCコンパータの実施形態を以下に詳述する。図1は本発明の実施形態におけるDC-DCコンパータの回路図、図2はそのDC-DCコンパータの各スイッチング秦子 Q_1 ~ Q_8 をオンオフさせるゲート信号Gのタイミングチャート、図3は整流回路部21,22の出力電圧 V_1 , V_2 、トランス T_1 , T_2 の一次側電圧、各スイッチング秦子 Q_1 ~ Q_8 のドレインーソース間電圧 V_{d_8} およびドレイン電流 I_4 の波形図である。

【0017】この実施形態のDC-DCコンパータは、 二対のスイッチング素子 Q_1 , Q_4 と Q_2 , Q_3 および Q₅, Q₈とQ₆, Q₇(例えば、MOS-FET、バイポ ーラトランジスタやIGBT)をフルブリッジ構成で接 続したn群、例えば二群の変換回路部11,12と、そ の変換回路部11,12の出力側に接続された二つのト ランスTrュ,Tr₂と、そのトランスTrュ,Tr₂の二 次側出力に接続され、二対のダイオードD₁, D₄と D_2 , D_3 および D_5 , D_8 と D_6 , D_7 からなる二群の整流 回路21, 22と、その整流回路21, 22の出力側に 共通して接続されたLC平滑回路33とで構成されてい る。このDC-DCコンパータにおいて、二群の変換回 路部11,12は直流電源Eに対して直列に接続されて いる。また、各変換回路部11、12の出力側とトラン スTг,, Tг2の一次側との間には直列コンデンサ C_1 , C_2 が挿入接続されている。

【0018】このDC-DCコンパータでは、図2のタイミングチャートで示すように変換回路部11,12のスイッチング素子 Q_1 , Q_4 と Q_2 , Q_3 および Q_5 , Q_8 と Q_6 , Q_7 を交互にオンオフさせて交流波形出力を得る。この変換回路部11,12の交流波形出力をトランスT q_1 , T_{q_2} により変成し、そのトランスT q_1 , T_{q_2} の二次側出力を整流回路21,22により整流すると共にLC平滑回路33により平滑することにより、所望の直流電圧を生成する。

【0019】二群の変換回路部11,12では、図2の タイミングチャートで示すように一方の変換回路部11 で対をなすスイッチング素子 Q_1 、 Q_4 のうち、一方のスイッチング素子 Q_1 (スイッチング素子 Q_2 はスイッチング素子 Q_4 の反転)に対して他方のスイッチング素子 Q_4 の反転)のスイッチング素子 Q_3 はスイッチング素子 Q_4 の反転)のスイッチング位相を1/3n周期、例えば1/6周期遅らせる。また、変換回路部11と12間で対応するスイッチング素子 Q_1 、 Q_5 について、他方の変換回路部12のスイッチング素子 Q_5 の反転)のスイッチング素子 Q_6 はスイッチング素子 Q_5 の反転)のスイッチング位相をスイッチング素子 Q_1 に対して1/2n周期、例えば1/4周期遅らせる。さらに、他方の変換回路部12で対をなすスイッチング素子 Q_6 、 Q_8 のうち、一方のスイッチング素子 Q_5 に対して他方のスイッチング素子 Q_6 (スイッチング素子 Q_7 はスイッチング素子 Q_8 の反転)のスイッチング素子 Q_7 はスイッチング素子 Q_8 の反転)のスイッチング素子 Q_7 はスイッチング素子 Q_8 の反転)のスイッチング位相を1/6周期遅らせる。

【0020】前記変換回路部11, 12のスイッチング 素子 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ は、図3に示すようなドレイン -ソース間電圧V_{de}およびドレイン電流 I_dでもってス イッチング動作する(図4の表参照)。ここで、図4の 表は、各スイッチング素子 $Q_1 \sim Q_4$ 、 $Q_5 \sim Q_8$ の電流値 の変化・推移を示す。負荷に一定電力を供給、つまり定 電圧出力のもとで一定電流を供給するため、スイッチン グ素子 $Q_1 \sim Q_4$ 、 $Q_5 \sim Q_8$ からの出力電流の合計は、い ずれのタイミングにおいても電流値1puとなる。すな わち、いずれかのタイミングで一方の変換回路部11の スイッチング寮子Q₁~Q₄からの出力電流が0→1pu に変化していれば、他方の変換回路部12のスイッチン グ素子Q₅~Q₅からの出力電流は1→0puに変化して いる。また、別のタイミングで一方の変換回路部11の スイッチング素子Q1~Q4からの出力電流が1puであ れば、他方の変換回路部12のスイッチング素子Q₅~ Qgからの出力電流はOpuである。

【0021】なお、区間 $t_1 \sim t_8$ は、 $0 < t_1 \le 1/4$ ・T、 $0 \le t_2 < 1/4$ ・T、 $0 < t_3 \le 1/4$ ・T、 $0 \le t_4 < 1/4$ ・T、 $0 < t_5 \le 1/4$ ・T、 $0 \le t_6 < 1/4$ ・T、 $0 < t_7 \le 1/4$ ・T、 $0 \le t_8 < 1/4$ ・Tの条件の範囲内で自由に変更可能である。この8つの条件は o r条件であるが、 $t_1 + t_2 + t_3 + t_4 + t_5 + t_6 + t_7 + t_8 = T$ を満たすことが必要である。電流が増減する区間 t_1 、 t_3 、 t_5 、 t_7 は回路定数により波形が異なるので、実際上、スイッチング損失が発生しない範囲に限られる。

【0022】各スイッチング素子 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ のスイッチング動作により、トランス Tr_1 , Tr_2 の一次側電圧(図3の最上段から二番目)にトランス Tr_1 , Tr_2 の変成比をかけてその絶対値をとったもの、つまり、一次側電圧の被形を零点で折り返したもの(図3の最上段)が、トランス Tr_1 , Tr_2 の二次側電圧を整流回路部21, 22により整流した結果に得られる出力電圧 V_1 , V_2 となる。この整流回路部21, 22の出力電

 EV_1 , V_2 を転流により最も電圧値の高いところでトレースすることにより負荷電圧 $V_{\rm out}$ が生成される。この転流は、図3の矢印で示すタイミングでもって、スイッチング素子 Q_1 , Q_4 →スイッチング素子 Q_5 , Q_8 →スイッチング素子 Q_6 , Q_7 →スイッチング素子 Q_1 , Q_4 の順で繰り返し行われる。【0023】この変換回路部11, 12では、スイッチング素子 Q_1 (Q_2) に対してスイッチング素子 Q_1

ング案子 Q_1 (Q_2) に対してスイッチング案子 Q_4 (Q_3) を1 / 6 周期遅らせたタイミングでオンオフさせ、また、スイッチング案子 Q_5 (Q_6) を前配スイッチング案子 Q_1 (Q_2) に対して1 / 4 周期遅らせたタイミングでオンオフさせ、さらに、スイッチング素子 Q_8 (Q_7) をスイッチング案子 Q_5 (Q_6) に対して1 / 6 周期遅らせたタイミングでオンオフさせる。

【0024】これにより、整流回路部21,22の出力電圧 V_1 , V_2 は、転流によりスイッチング素子 Q_1 ~ Q_8 にドレイン電流 I_d が流れながらドレインーソース間電圧 V_{de} が印加される状態がなくなるのでスイッチング損失が発生することはない。また、転流のタイミングを決定するのは、転流のトリガとなっているスイッチング素子 Q_3 , Q_4 , Q_7 , Q_8 であるが、これらのスイッチング素子 Q_3 , Q_4 , Q_7 , Q_8 であるが、これらのスイッチング表ではない。

【0025】また、変換回路部11,12とトランスT r_1 , Tr_2 との間に直列コンデンサ C_1 , C_2 を挿入接続したことにより、変換回路部11,12の出力電圧の平坦部にドループ(傾き)をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行う。さらに、スイッチング素子 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ の個体差によるオン抵抗やスイッチング速度のばらつきによって含まれる直流成分をカットしてトランス Tr_1 , Tr_2 の直流偏励磁を防止することも可能である。

【0026】前配標成からなる前記スイッチング素子Q $_1\sim Q_4$ 、 $Q_5\sim Q_8$ をMOS-FETとした実施形態においては、二群の変換回路部11, 12を直流電源Eに対して直列に接続することにより、スイッチング時においても、変換回路部11, 12の各MOS-FETにかかる電圧(サージ電圧を除く)を直流電源Eの電源電圧の1/2に低減することができ、これによって、スイッチング素子 $Q_1\sim Q_4$ 、 $Q_5\sim Q_8$ に使用するMOS-FETの耐圧も、従来例のDC-DCコンバータ(因7参照)と比較して1/2に低減することができ、この耐圧の2. 5乗に比例して増大するオン抵抗による導通損失を抑制することができる。

【0027】つまり、スイッチング素子Q₁~Q₄, Q₅

 \sim Q₈の耐圧が 1/2に低減されれば、そのオン抵抗は、 $(1/2)^{2.5}$ %、約 2.0%(8.0%減)にまで低減されることになる。スイッチングパターンを 1パルス/1周期として、各スイッチング案子Q₁ \sim Q₄、Q₅ \sim Q₈の導通損失を以下に求めて比較する。

【0028】従来例のDC-DCコンパータにおいて、スイッチング素子 $Q_1 \sim Q_4$ のオン抵抗を r_1 、ドレイン電流を i_{d1} 、スイッチング周期を t_{sw} とし、スイッチング素子の導通率を50%とすれば、スイッチング素子1pcの1周期(1パルス)あたりの導通損失P

 $1_{0:0:1}$ は、 $P_{1:0:0:1} = r_1 \times i_{d1}^2 \times t_{sw} / 2$ となる。 【0.029】これに対して、実施形態のDC-DCコンパータにおいて、スイッチング秦子 $Q_1 \sim Q_4$, $Q_6 \sim Q_8$ のオン抵抗を r_2 、ドレイン電流を i_{d2} 、スイッチング周期を従来例と同様、 t_{sw} とする。この実施形態におけるスイッチングパターン(図2参照)に示すように1周

【0030】これにより、スイッチング秦子1pcの1周期(1パルス)当たりの導通損失 P_{loss2} は、 P_{loss2} e $r_2 \times i_{d2}^2 \times t_{sw}/4$ となる。ここで、 $i_{d2} = 2 \times i_{d1}$ 、 r_2 が r_1 の20%程度であることから r_2/r_1 =0、2であることから、

$$P_{loss2} = (0. 2 \times r_1) \times (2 \times i_{d1})^{2} \times t_{sw} / 4$$

$$= 0. 4 \times r_1 \times i_{d1}^{2} \times t_{sw} / 2$$

$$= 0. 4 \times P_{loss1}$$

となる。これは、実施形態の場合の導通損失が、従来例の場合の40% (-60%) に低減されることを示している。これに基づいて、変換回路部11,12でフルブリッジ接続されたスイッチング素子全ての合計を考えると、従来例の場合、スイッチング素子4pcに対して実施形態の場合、スイッチング素子8pcで構成されていることから、従来例での全てのスイッチング素子(4pc)での導通損失合計を100%とすると、実施形態での全てのスイッチング素子(8pc)での導通損失合計は80%(-20%)となり、20%分の損失が低減される。

【0031】本発明の他の実施形態として、図5に示すように二群の変換回路部11', 12'のそれぞれをハーフブリッジ構成とすることが可能である。この二群の変換回路部11', 12'において、転流のタイミングを決定するため、転流のトリガとなっているのはスイッチング素子 Q_3 , Q_4 , Q_7 , Q_8 であることから、それら以外のスイッチング素子 Q_1 , Q_2 , Q_5 , Q_6 をコンデンサ C_{11} , C_{12} , C_{21} , C_{22} に置き換えてハーフブリッジ構成とすることが可能である。この実施形態におけるスイッチング素子 Q_3 , Q_4 , Q_7 , Q_8 をスイッチングさせるタイミング(位相)は、フルブリッジ構成の場合と同様である。

【0032】また、他の実施形態として、図6に示すように二群の変換回路部11'', 12''を直流電源Eに並列に接続した構成とすることも可能であり、その場合、スイッチング損失の発生を抑止することができる。この実施形態においてもスイッチング素子 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ をスイッチングさせるタイミング(位相)は、フルブリッジ構成の場合と同様である。

[0033]

【発明の効果】本発明によれば、n群の変換回路部において、各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を1/3 n周期ずらすと共に、前記各変換回路部間で対応するスイッチング案子のスイッチング位相を1/2 n周期ずらすことにより、転流によりスイッチング素子にスイッチング電流が流れながらスイッチング電圧が印加される状態がなくなるのでスイッチング損失が発生することはない。

【0034】また、前記スイッチング素子をMOS-FETとした場合、n群の変換回路部を直流電源に対して直列に接続したことにより、変換回路部の各MOS-FETにかかる電圧を直流電源の電源電圧の1/nに低減することができ、これによって、スイッチング素子に使用するMOS-FETの耐圧も1/nに低減することができ、この耐圧の2.5%に比例して増大するオン抵抗による導通損失を抑制することができる。

【0035】従って、スイッチング損失の低減化を図り、スイッチング素子にMOS-FETを使用した場合、オン抵抗が低い低耐圧のMOS-FETの使用を可能とする高効率のDC-DCコンパータを提供することができる。

【図面の簡単な説明】

【図1】本発明の実施形態におけるDC-DCコンバー タの回路図である。

【図2】図1のDC-DCコンパータの各スイッチング 案子をオンオフさせるゲート信号のタイミングチャート である。

【図3】図1の整流回路部の出力電圧、トランスの一次 側電圧、各スイッチング素子のドレインーソース間電圧 およびドレイン電流の波形図である。 【図4】図3のトランスの一次側電圧波形の1周期における各スイッチング素子のオンオフ状態を示す表である。

【図5】本発明の他の実施形態で、変換回路部をハーフ ブリッジ構成したDC-DCコンパータを示す回路図で ある。

【図6】本発明の他の実施形態で、二群の変換回路部を 直流電源に並列接続したDC-DCコンバータを示す回 路図である。

【図7】DC-DCコンパータの従来例を示す回路図である。

【図8】図7のDC-DCコンパータの各スイッチング 素子をオンオフさせるゲート信号のタイミングチャート である。 【図9】図7の各スイッチング素子のドレインーソース 間電圧およびドレイン電流の波形図である。

【図10】(a) は図9に示すスイッチング素子のドレインーソース間電圧及びドレイン電流の各波形を示す模式図、(b) はターンオン時とターンオフ時のスイッチング損失および導通損失を示す模式図である。

【符号の説明】


11, 12 変換回路部 21, 22 整流回路部 C₁, C₂ 直列コンデンサ E 直流電源

Tr₁, Tr₂ トランス

Q₁~Q₄, Q₅~Q₈ スイッチング素子

【図1】

【図4】





		uain (t)									
	1/4/50 D		1/4開始 7:		LANDE TO		1/4(m) 1/ (1/4 · 1)				
	t	tı	to	ts.	5	12	٥	8			
4.4	6 →1	1+1	1-1	0-0	0-	1-1	0→0	0-0			
Ox,An	4-1	0-0	0+0	8+0	0-1	1+1	1-0	0-0			
Que, Dis	0+0	0-0	0-1	1-1	1-0	0-0	0-8	00			
Qr.Ar	1→8	0-0	0+0	0-+0	1-1	0+6	0+1	1+1			


性: 0-4 は 電流がゼロからか。ここで変化することを示す。 1-4 は 電流ルル・で気持されていることを示す。 1-8 は 電流ルル・からゼロまで変化することを示す。

【図5】


【図7】







[図9]



【図10】

